Silicon-On-Insulator (SOI) Wafer's abstarct

Silicon-On-Insulator (SOI)-Wafer bieten eine revolutionäre Plattform für die Herstellung von Halbleiterbauelementen, bei der eine dünne Siliziumschicht auf einem isolierenden Substrat aufgebracht wird. Diese innovative Struktur bietet im Vergleich zu herkömmlichen Siliziumsubstraten eine höhere Leistung, einen geringeren Stromverbrauch und eine bessere Strahlungstoleranz. Die SOI-Technologie ermöglicht die Entwicklung fortschrittlicher integrierter Schaltungen, mikroelektromechanischer Systeme (MEMS) und optoelektronischer Bauelemente für eine breite Palette von Anwendungen, darunter mobile Geräte, Automobilelektronik und Luft- und Raumfahrtsysteme. Mit ihren überlegenen elektrischen Eigenschaften treiben SOI-Wafer die Innovation in der Halbleiterindustrie voran und ebnen den Weg für die nächste Generation von Elektronikgeräten mit unvergleichlicher Effizienz und Funktionalität.
Datenblatt für Silicon-On-Insulator (SOI)-Wafer(teilweise)
| Verfahren | SIMOX, KLEBEN, SIMBOND | ||
| Durchmesser | 3, 4, 5, 6, 8, 12 Zoll | ||
| Vorderseite Ausführung | Poliert | ||
| Rückseitige Ausführung | Geschliffen/Poliert oder Andere | ||
| Ausschluss von Kanten | 2~5mm oder weniger | ||
| Handgriff Wafer | |||
| Kristall & Wachstumsmethode | Silizium & CZ oder FZ | ||
| Dicke des Substrats | 100μm / 300μm / 400μm / 500μm / 625μm ~ Up | ||
| Orientierung | , , ± 0,5 Grad | ||
| Dotierstoff | N(Phos., As, Sb) / P(Bor) | ||
| Art der Leitfähigkeit | N / P | ||
| Widerstandsfähigkeit | 0,01~10.000 Ohm-cm oder auf Anfrage | ||
| Primäre Wohnung Länge | Semi-std | ||
| BOX (Vergrabene Oxidschicht) | |||
| Vergrabene Dicke | 100 nm bis 10μm typisch | ||
| Wachstum Typ | Thermisches Oxid | ||
| Gegründet am | Handgriff Wafer | ||
| Geräteebene (Multilayer verfügbar) | |||
| Dicke der Deckschicht | ≥ 20 nm | ||
| Methode der Kristallzüchtung | CZ oder FZ | ||
| Orientierung | ,, ± 0,5 Grad | ||
| Dotierstoff | N(Phos., As, Sb)/P(Bor) | ||
| Art der Leitfähigkeit | N / P | ||
| Widerstandsfähigkeit | 0,001~100 ohm-cm oder auf Anfrage | ||
| Primäre Wohnung Länge | Semi-std | ||
| Lichtpunktdefekt (LPD) | Optional auf Kundenwunsch | ||
| Riss | KEINE | ||
| Dunst | KEINE | ||
| Hohlräume (> 0,5 mm² Größe) | KEINE | ||
Bild eines Silicon-On-Insulator (SOI) Wafers
Anwendungen von Silicon-On-Insulator (SOI)-Wafern
Silicon-On-Insulator (SOI)-Wafer werden aufgrund ihrer einzigartigen Eigenschaften in einer Vielzahl von Anwendungen eingesetzt. Hier sind einige ihrer wichtigsten Anwendungen:
- Mikroelektronik und Halbleiter: Silicon-On-Insulatorwafer werden in der Halbleiterindustrie in großem Umfang für die Herstellung verschiedener elektronischer Bauteile verwendet. Sie sind besonders vorteilhaft für die Herstellung von Hochleistungs-Mikroprozessoren, Speicherchips und integrierten Schaltungen. Die SOI-Technologie bietet Vorteile wie eine geringere parasitäre Kapazität, einen niedrigeren Stromverbrauch und eine höhere Geschwindigkeit im Vergleich zu herkömmlichen Siliziumwafern.
- Hochfrequenz (RF)-Anwendungen: Silicon-On-Insulator-Wafer sind aufgrund ihrer hervorragenden Isolationseigenschaften ideal für RF-Anwendungen. Sie werden für die Herstellung von HF-Schaltungen verwendet, die in drahtlosen Kommunikationsgeräten wie Smartphones, Tablets und GPS-Geräten zu finden sind. Der Einsatz der SOI-Technologie in diesen Anwendungen kann zu einer besseren Signalleistung und weniger Störungen führen.
- Photonik: SOI-Wafer werden auch im Bereich der Photonik eingesetzt, unter anderem für die Entwicklung optischer Komponenten wie Wellenleiter, Modulatoren und Photodetektoren. Der hohe Brechungsindexkontrast zwischen dem Silizium und der Isolatorschicht ermöglicht einen engen Lichteinschluss, was für die Miniaturisierung photonischer Geräte und deren Integration in elektronische Schaltungen von Vorteil ist.
- MEMS (Mikro-Elektro-Mechanische Systeme): Silicon-On-Insulator-Wafer bieten eine hervorragende Plattform für MEMS-Bauteile, die in Sensoren, Aktoren und Mikrosystemen eingesetzt werden. Die integrierte Isolatorschicht in SOI-Wafern bietet eine gute mechanische und thermische Isolierung, die für die Leistung und Zuverlässigkeit von MEMS-Bauteilen entscheidend ist.
- Stromversorgungsgeräte: Silicon-On-Insulator-Wafer werden für die Herstellung von Leistungsbauelementen wie Leistungs-MOSFETs und IGBTs (Insulated Gate Bipolar Transistors) verwendet. Diese Bauelemente profitieren von der SOI-Struktur, da sie die Verlustleistung verringert, den Wirkungsgrad verbessert und die Durchbruchspannung erhöht.
- Automobil- und Luftfahrtelektronik: Aufgrund ihrer hohen Leistung und Zuverlässigkeit werden SOI-basierte Bauelemente zunehmend in der Automobil- und Luftfahrtindustrie eingesetzt. Diese Umgebungen erfordern Komponenten, die hohen Temperaturen, Vibrationen und Strahlungswerten standhalten können.
- Quantencomputer: Silicon-On-Insulator-Wafer werden als Substrat für Quantencomputeranwendungen erforscht. Die Isolierschicht in Silicon-On-Insulator-Wafern kann zur Isolierung und Kontrolle von Quantenbits (Qubits) verwendet werden, die die Grundeinheiten der Quanteninformation darstellen.
Diese Anwendungen zeigen die Vielseitigkeit und Bedeutung von Silicon-On-Insulator-Wafern für den Fortschritt der modernen Technologie in verschiedenen Branchen.
Eigenschaften von Silicon-On-Insulator (SOI)-Wafern

Silicon-On-Insulator (SOI)-Wafer haben mehrere besondere Eigenschaften, die sie für verschiedene Anwendungen in der Elektronik- und Photonikindustrie vorteilhaft machen. Hier sind einige der wichtigsten Eigenschaften:
- Reduzierte parasitäre Kapazität: Silicon-On-Insulator-Wafer haben im Vergleich zu Bulk-Silizium-Wafern eine geringere parasitäre Kapazität. Dies ist auf die Isolierschicht zurückzuführen, die die aktive Siliziumschicht von der Siliziummasse trennt. Eine geringere parasitäre Kapazität führt zu schnelleren Schaltgeschwindigkeiten und geringerem Stromverbrauch in elektronischen Geräten.
- Hohe elektrische Isolierung: Die vergrabene Oxidschicht (Buried Oxide Layer, BOX) in Silicon-On-Insulator-Wafern bietet eine hervorragende elektrische Isolierung zwischen der Bauelementeschicht und dem Substrat. Diese hohe Isolierung ist vorteilhaft für die Verringerung von Leckströmen und Übersprechen zwischen den Bauelementen, was besonders bei HF- und Hochgeschwindigkeits-Digitalschaltungen wichtig ist.
- Verbesserte Wärmedämmung: Die Isolierschicht in Silicon-On-Insulator-Wafern bietet auch eine bessere thermische Isolierung als herkömmliches Silizium. Diese Eigenschaft kann die thermische Leistung von Geräten verbessern, insbesondere bei Anwendungen, bei denen die Wärmeableitung von entscheidender Bedeutung ist.
- Reduzierte Kurzkanaleffekte: Die Silicon-On-Insulator-Technologie hilft bei der Verringerung von Kurzkanaleffekten in Transistoren, die bei immer kleiner werdenden Bauelementen auftreten. Dies ermöglicht die Herstellung kleinerer Bauelemente mit höherer Leistung und geringerem Stromverbrauch und erweitert die Skalierbarkeit der CMOS-Technologie.
- Latch-Up frei: Aufgrund der Isolierschicht sind Silicon-On-Insulator-Bauelemente immun gegen Latch-up, ein Problem, das bei Bulk-Silizium auftreten kann, wo parasitäre Thyristor-Aktivitäten zum Ausfall des Bauelements führen können.
- Höhere Durchschlagsspannung: Auf Silicon-On-Insulator-Wafern hergestellte Bauelemente können aufgrund der dielektrischen Isolierung durch die BOX-Schicht höhere Durchbruchsspannungen erreichen. Dadurch eignet sich die SOI-Technologie für Leistungsbauelemente und Hochspannungsanwendungen.
- Bessere Strahlungshärte: SOI-Wafer sind im Vergleich zu Bulk-Silizium strahlungsresistenter und eignen sich daher für Raumfahrt- und Militäranwendungen, bei denen die Geräte einer hohen ionisierenden Strahlung ausgesetzt sind.
- Kompatibilität mit CMOS-Prozessen: Silicon-On-Insulator-Wafer können mit Standard-CMOS-Fertigungsverfahren verarbeitet werden, was die Integration von SOI-basierten Bauelementen in die bestehende Infrastruktur der Halbleiterfertigung ermöglicht.
- Flexibilität im Gerätedesign: Die Eigenschaften von SOI-Wafern ermöglichen eine breite Palette von Bauteilstrukturen und -typen, einschließlich vollständig und teilweise verarmter SOI-Bauteile. Diese Flexibilität ermöglicht es Entwicklern, Bauelemente für bestimmte Anwendungen zu optimieren.
- Niedriger Stromverbrauch: Die Kombination aus reduzierten Leckströmen, geringerer parasitärer Kapazität und reduzierten Kurzkanaleffekten führt zu einem deutlich geringeren Stromverbrauch in SOI-basierten Bauelementen.
- Verbesserte mechanische Stabilität: Die starre Struktur, die durch die vergrabene Oxidschicht entsteht, erhöht die mechanische Stabilität der Bauelemente, was für MEMS und nanoelektromechanische Systeme (NEMS) von Vorteil ist.
- Verbesserte Signalintegrität: Bei HF- und Hochgeschwindigkeitsanwendungen führen die verbesserte Isolierung und die geringeren parasitären Effekte von SOI-Wafern zu einer besseren Signalintegrität und Leistung.
Diese Eigenschaften tragen dazu bei, dass die SOI-Technologie in verschiedenen Sektoren wie der Telekommunikation, der Computer-, der Automobil- und der Luftfahrtindustrie immer beliebter wird.
Der Herstellungsprozess von Silicon-On-Insulator (SOI)-Wafern
Der Herstellungsprozess von Silicon-On-Insulator (SOI)-Wafern umfasst mehrere komplexe und hochpräzise Schritte. Hier finden Sie einen detaillierten Überblick über den typischen SOI-Wafer-Herstellungsprozess:
- Vorbereitung des Ausgangsmaterials: Der Prozess beginnt mit hochreinen Siliziumblöcken, die das Ausgangsmaterial für die meisten Halbleitergeräte sind. Diese Blöcke werden mit Methoden wie dem Czochralski-Verfahren (CZ) hergestellt, bei dem Silizium aus einer Schmelze kristallisiert wird.
- Schneiden von Waffeln: Die Siliziumblöcke werden mit einer Diamantsäge in dünne, flache Scheiben, so genannte Wafer, geschnitten. Dieser Prozess muss genau kontrolliert werden, um sicherzustellen, dass die Wafer gleichmäßig dick und frei von wesentlichen Mängeln sind.
- Polieren von Wafern: Nach dem Schneiden durchlaufen die Wafer eine Reihe von Polierschritten, um Sägespuren und Oberflächenfehler zu entfernen. Die chemisch-mechanische Planarisierung (CMP) ist eine gängige Technik für diesen Zweck, die zu einer spiegelglatten Oberfläche führt.
- Oxidation: Bei der SIMOX-Methode (Separation by IMplanted OXygen), einer der Methoden zur Herstellung von SOI-Strukturen, werden in einem nächsten Schritt Sauerstoffionen in den Siliziumwafer implantiert. Zuvor kann die Oberfläche des Wafers oxidiert werden, um eine dünne Schicht aus Siliziumdioxid zu bilden, die während des Implantationsprozesses als Marker oder Barriere dienen kann.
- Sauerstoff-Ionen-Implantation (für SIMOX): Hochenergetische Sauerstoffionen werden in den Siliziumwafer in einer Tiefe implantiert, die die spätere Dicke der Siliziumschicht über der Isolierschicht bestimmt. Die Energie und die Dosierung des Implantationsprozesses werden sorgfältig gesteuert, um die gewünschte Tiefe und Konzentration des Sauerstoffs zu erreichen.
- Hochtemperatur-Glühen: Nach der Implantation wird der Wafer einem Hochtemperatur-Glühprozess unterzogen, in der Regel bei über 1300 °C. In diesem Schritt können die Sauerstoffionen eine durchgehende Siliziumdioxidschicht unter der Oberfläche bilden, wodurch die für SOI-Wafer charakteristische Isolierschicht entsteht.
- Bonding (für Bonded SOI): Eine weitere gängige Methode für die SOI-Produktion ist das Wafer-Bonding-Verfahren. Bei diesem Verfahren werden zwei Siliziumscheiben verwendet: eine dient als Donor-Wafer und die andere als Handle-Wafer. Einer der Wafer wird oxidiert, um eine Siliziumdioxidschicht zu bilden, und dann werden die beiden Wafer in Kontakt gebracht. Die Oberflächen werden behandelt, um die Verbindung zu fördern, und das Paar wird bei hohen Temperaturen getempert, um die Verbindung zu stärken.
- Schichtausdünnung (für Bonded SOI): Nach dem Bonden wird die Dicke des Donor-Wafers auf das gewünschte Niveau reduziert, in der Regel durch Techniken wie CMP oder Ätzen. Dadurch verbleibt eine dünne Siliziumschicht auf der Oxidschicht.
- Reinigung und Inspektion: Nach allen wichtigen Prozessen werden die Wafer gereinigt, um Verunreinigungen zu entfernen, und auf Fehler untersucht. Dabei können verschiedene Reinigungsprotokolle zum Einsatz kommen, darunter Nass- und Trockenverfahren.
- Endkontrolle und Verpackung: Die fertigen SOI-Wafer werden gründlich auf Defekte, Gleichmäßigkeit der Dicke und andere Parameter geprüft. Sobald sie alle Qualitätsprüfungen bestanden haben, werden die Wafer verpackt und an die Kunden ausgeliefert.
Die Herstellung von SOI-Wafern ist ein hochspezialisiertes und technisches Verfahren, das hochentwickelte Anlagen und eine präzise Kontrolle zahlreicher Parameter erfordert. Die Wahl des Verfahrens (z. B. SIMOX, gebondetes SOI) hängt von den Anwendungsanforderungen und Kostenüberlegungen ab. Jedes Verfahren hat seine Vorteile und Nachteile, die sich auf die endgültigen Eigenschaften und Anwendungen der SOI-Wafer auswirken.
Industrien revolutionieren: Unser vielfältiges Angebot an SOI-Wafern
In der sich ständig weiterentwickelnden Technologielandschaft erweisen sich Silicon-On-Insulator (SOI)-Wafer als Eckpfeiler für zahlreiche fortschrittliche Anwendungen, von der Mikroelektronik bis zur Photonik. Als führendes Unternehmen in der Halbleiterindustrie ist [Name Ihres Unternehmens] stolz darauf, eine breite Palette von SOI-Wafern anbieten zu können, die auf die innovativen Anforderungen der modernen Technologie zugeschnitten sind.
Entfaltung des Potenzials der SOI-Technologie
Die SOI-Technologie hat verschiedene Sektoren revolutioniert, indem sie eine Plattform für leistungsstarke, energieeffiziente und miniaturisierte Geräte bietet. Die einzigartige Struktur eines SOI-Wafers, die aus einer dünnen Siliziumschicht besteht, die durch eine Isolierschicht vom Hauptsubstrat getrennt ist, bietet zahlreiche Vorteile gegenüber herkömmlichen Silizium-Wafern. Dazu gehören eine geringere parasitäre Kapazität, ein minimierter Stromverbrauch, eine höhere Geschwindigkeit und eine verbesserte thermische Leistung.
Anwendungen im Wandel durch SOI-Wafer
Unsere SOI-Wafer sind das Herzstück zahlreicher Anwendungen in unterschiedlichen Branchen:
- Mikroelektronik und Halbleiter: Unsere SOI-Wafer versorgen CPUs, Speicherchips und fortschrittliche integrierte Schaltungen und tragen so zu einer schnelleren und effizienteren Unterhaltungselektronik bei.
- Hochfrequenz (RF) Geräte: Im Zeitalter von 5G und darüber hinaus bieten unsere hochresistiven SOI-Wafer eine hervorragende Isolierung und Leistung für RF-Anwendungen und ermöglichen bessere Konnektivitäts- und Kommunikationslösungen.
- Photonik: Unsere SOI-Wafer dienen als Grundelement für photonische integrierte Schaltungen und ermöglichen Fortschritte bei der Datenübertragung und bei optischen Sensoren.
- MEMS-Geräte: Von Beschleunigungssensoren bis hin zu Mikrofonen - unsere Wafer bieten das ideale Substrat für verschiedene MEMS-Anwendungen und gewährleisten Zuverlässigkeit und Präzision.
- Leistungselektronik: Unsere SOI-Wafer unterstützen die Entwicklung robuster Stromversorgungsgeräte und tragen zu einem höheren Wirkungsgrad und Wärmemanagement in Stromversorgungssystemen bei.
Unser vielfältiges Angebot an SOI-Wafern
Wir bei [Name Ihres Unternehmens] wissen, dass jede Anwendung ihre eigenen Anforderungen hat. Deshalb bieten wir eine umfangreiche Auswahl an SOI-Wafern an, darunter:
- Verschiedene Dicken und Durchmesser: Unsere Wafer sind in verschiedenen Größen und Dicken erhältlich, um spezifischen Designanforderungen gerecht zu werden und die Kompatibilität mit verschiedenen Herstellungsprozessen zu gewährleisten.
- Wafer mit hoher Widerstandsfähigkeit: Unsere hochresistiven Wafer sind ideal für RF- und Hochfrequenzanwendungen und minimieren parasitäre Effekte und verbessern die Leistung der Bauelemente.
- Kundenspezifische SOI-Wafer: Neben unseren Standardangeboten bieten wir kundenspezifische Anpassungsmöglichkeiten an, um einzigartige Spezifikationen zu erfüllen, einschließlich unterschiedlicher Isolatorstärken, Siliziumschichteigenschaften und Dotierungsniveaus.
Engagement für Qualität und Innovation
Bei [Name Ihres Unternehmens] ist unser Engagement für hervorragende Leistungen unerschütterlich. Wir setzen strenge Qualitätskontrollen und modernste Fertigungsverfahren ein, um sicherzustellen, dass jeder SOI-Wafer den höchsten Standards entspricht. Unser engagiertes F&E-Team arbeitet kontinuierlich an der Weiterentwicklung der SOI-Technologie, um unseren Kunden innovative Lösungen zu bieten, die den Fortschritt und die Innovation vorantreiben.
Partnerschaften für den Erfolg
Wir sind mehr als nur ein Lieferant; wir sind ein Partner für Innovation. Wenn Sie sich für [Name Ihres Unternehmens] entscheiden, erhalten Sie Zugang zu einer Fülle von Wissen, einer breiten Palette von SOI-Waferprodukten und einem Team, das sich für Ihren Erfolg einsetzt. Ganz gleich, ob Sie an der Spitze der Mikroelektronik stehen, den Weg in der Photonik ebnen oder neue Wege in der Leistungselektronik beschreiten, unsere SOI-Wafer sind da, um Ihre Projekte voranzutreiben.
Schließen Sie sich der SOI-Revolution an
Mit der fortschreitenden Entwicklung der Industrie wächst die Nachfrage nach kleineren, schnelleren und effizienteren Technologien. Mit den SOI-Wafern von [Name Ihres Unternehmens] sind Sie bestens gerüstet, um diese Herausforderungen anzunehmen. Kontaktieren Sie uns noch heute und erfahren Sie, wie unsere Produkte Ihre Anwendungen revolutionieren und Sie an die Spitze der Innovation führen können.
FRAGEN UND ANTWORTEN
Was sind SOI-Wafer?
SOI-Wafer eine optimale Plattform für die Herstellung von MEMS-, Sensor-, Leistungs- und RF-Geräten bieten. Die SOI-Wafer (Silicon On Insulator) von Okmetic werden mit Hilfe der Bonding-Technologie hergestellt. Zwei Silizium-Wafer werden miteinander verbunden, wobei eine isolierende Oxidschicht zwischen ihnen verbleibt.
Wie sieht das Verfahren zur Herstellung von SOI-Wafern aus?
Dieser Prozess umfasst die tiefe Implantation von Sauerstoff-Ionen in die Oberfläche eines Silizium-Wafers und anschließendes Ausglühen bei hohen Temperaturen. Dieses Verfahren erzeugt eine dünne, gleichmäßige Siliziumschicht mit geringer Defektdichte und einer scharfen Si-SiO2-Grenzfläche. Außerdem werden eine robuste BOX und eine hohe Ladungsträgerbeweglichkeit erzeugt.
1. Abtrennung durch IMplantiertes OXygen (SIMOX):
- Sauerstoff-Implantation: Hochenergetische Sauerstoff-Ionen werden bei hohen Temperaturen in einen Silizium-Wafer implantiert. Bei diesem Schritt wird das Siliziumsubstrat mit Hilfe eines Ionenimplanters mit Sauerstoffionen beschossen.
- Glühen: Nach der Implantation wird der Wafer einem Hochtemperatur-Glühprozess unterzogen. Dieser Schritt ist von entscheidender Bedeutung, da er die durch die Ionenimplantation verursachten Schäden am Siliziumgitter repariert und eine kontinuierliche vergrabene Oxidschicht (BOX) bildet, indem die Sauerstoffatome diffundieren und mit Silizium reagieren können.
- Kühlung: Der Wafer wird auf Raumtemperatur heruntergekühlt. Das Ergebnis ist eine Struktur mit einer dünnen Siliziumschicht über der isolierenden Oxidschicht, die von der Siliziummasse getrennt ist.
2. Wafer-Bonden:
- Wafer-Reinigung: Zwei Silizium-Wafer werden gründlich gereinigt, um alle Oberflächenverunreinigungen zu entfernen. Dieser Schritt ist entscheidend für den Erfolg des Klebevorgangs.
- Oxidation: Ein oder beide Wafer werden einer thermischen Oxidation unterzogen, um eine dünne Schicht aus Siliziumdioxid auf ihrer Oberfläche zu erzeugen.
- Bindung: Die beiden Wafer werden in Kontakt gebracht, wobei die Oxidschichten einander gegenüberliegen. Die Wafer werden dann bei Raumtemperatur aufgrund von Van-der-Waals-Kräften miteinander verklebt.
- Hochtemperatur-Glühen: Das geklebte Waferpaar wird bei hohen Temperaturen getempert, wodurch die Verbindung zwischen den Wafern gestärkt und vorhandene Luftblasen oder Defekte beseitigt werden.
- Ausdünnung: Der obere Siliziumwafer wird mit Techniken wie mechanischem Schleifen und chemisch-mechanischem Polieren (CMP) auf die gewünschte Dicke ausgedünnt.
3. Intelligenter Schnitt (eine Variante des Wafer-Bonding-Verfahrens):
- Wasserstoff-Implantation: Wasserstoffionen werden in einen Donor-Silizium-Wafer implantiert, um die dünne Siliziumschicht zu definieren, die übertragen werden soll.
- Wafer-Bonden: Der Donor-Wafer mit der implantierten Wasserstoffschicht wird mit einem zweiten Silizium-Wafer verbunden, der eine Oxidschicht auf seiner Oberfläche aufweist.
- Aufteilung: Die verbundenen Wafer werden einem thermischen Prozess unterzogen, bei dem sich die Wasserstoffionen ausdehnen und Mikroblasen bilden, die dazu führen, dass sich die oberste Schicht des Donor-Wafers in der implantierten Tiefe abspaltet.
- Endgültiges Ausdünnen und Polieren: Die übertragene Siliziumschicht wird dann auf die gewünschte Dicke ausgedünnt und poliert, um die gewünschte Oberflächenqualität zu erreichen.

