실리콘 카바이드(SiC)는 넓은 밴드갭, 높은 열전도율, 높은 항복장, 높은 전자 이동 속도로 인해 고성능 전력 반도체 디바이스의 핵심 소재로 부상했습니다. 이러한 특성 덕분에 SiC 전력 디바이스는 전기 자동차, 에너지 저장 시스템, 재생 에너지 인버터에 이상적이며, 기존 실리콘 디바이스에 비해 전도 손실이 적고 효율이 높습니다. 이 문서에서는 기판, 에피택셜 성장, 도핑 제어, 결함 관리 및 업계의 최신 동향을 중심으로 SiC 전력 소자 제작에 대한 자세한 기술 개요를 제공합니다.
1. 핵심 재료: 4H-SiC 단결정 기판
4H-SiC는 전력 소자 제조에 가장 일반적으로 사용되는 폴리타입입니다. “4H”는 4개의 Si-C 이중층이 하나의 육각형 단위 셀을 형성하는 c축을 따라 적층된 순서(ABCB 적층)를 나타냅니다. 주요 소재의 장점은 다음과 같습니다:
| 속성 | 가치 | 중요성 |
|---|---|---|
| 밴드갭 | ~3.3 eV | 고온 작동 |
| 중요 고장 필드 | 2-3 MV/cm | 고전압 허용 오차 |
| 열 전도성 | ~4.9W/cm-K | 효율적인 열 방출 |
| 전자 드리프트 속도 | ~2×10⁷ cm/s | 고주파 작동에 적합 |
이러한 특성으로 인해 4H-SiC는 고전압, 고전류, 고온, 고주파 디바이스 제조에 이상적입니다.
2. 기판 방향 및 오프축 설계
SiC {0001} 결정면은 다음과 같이 분류할 수 있습니다:
- Si-face (0001): 최상위 원자는 실리콘입니다. 표면 특성은 제어된 에피택셜 성장과 낮은 결함 밀도를 선호합니다.
- C-face(000-1): 최상위 원자는 탄소입니다. 화학적 활성이 높으면 성장이 빨라지지만 결함 형성이 증가하고 도핑 제어가 더 어려워집니다.
상업용 전력 소자는 거의 전적으로 방향으로 3.5°-4° 기울어진 실리콘 표면 오프축 기판을 사용합니다. 이렇게 하면 계단식 성장을 지원하고, 2차원 핵 형성을 억제하며, 결함을 줄이고, 원자적으로 평평한 에피택셜 층을 생성하는 원자 스텝이 생성됩니다.
3. SiC 에피택셜 성장 프로세스
에피택셜 성장은 단결정 기판 위에 단결정 SiC 층을 증착하여 동일한 결정 구조를 유지하는 것입니다. 이는 MOSFET 드리프트 레이어 및 P+ 레이어와 같은 디바이스의 활성 영역을 형성합니다. 표준 방법은 다음과 같습니다. 화학 기상 증착(CVD).
3.1 기판 준비
| 단계 | 목적 | 일반적인 매개변수 |
|---|---|---|
| 수소 에칭 | 스크래치, 네이티브 산화물, 오염 제거, 원자 단계 형성 | 1500-1650°C, 몇 분 |
| 청소 | 입자 및 금속 이온 제거 | RCA 클린(SC1, SC2, DHF) |
3.2 에피택셜 성장 파라미터
| 매개변수 | 일반적인 범위 | 참고 |
|---|---|---|
| 온도 | 1500-1650°C | 고온은 전구체 분해 및 원자 표면 확산을 촉진합니다. |
| 압력 | 100-300 mbar | 낮은 압력으로 두께 균일성 향상 및 입자 형성 감소 |
| 실리콘 소스 | SiH₄ 또는 SiH₂Cl₂ | 3C-SiC 다형성 및 삼각 결함을 억제하는 데 선호되는 SiH₂Cl₂ |
| 탄소 소스 | C₃H₈(프로판) 또는 C₂H₄(에틸렌) | 가장 일반적인 프로판, 저온 성장 또는 균일성 향상에 사용되는 에틸렌 |
| Si/C 비율 | 0.7-1.0 | Si 방울과 폴리타입 내포물을 피하기 위해 약간 C가 풍부합니다. |
| 도핑(N형) | N₂ 또는 NH₃ | NH₃는 더 높은 효율과 더 적은 전구체 필요성을 제공합니다. |
| 도핑(P형) | TMA 또는 TEA | 낮은 효율성, Al-C 복합체 형성을 방지하기 위한 정밀한 제어 필요 |
| 성장률 | 5-20 µm/h | 생산 효율성과 결함 관리의 균형 |
| 단계적 성장 | 축외 기판과 제어된 온도, 압력, Si/C 비율을 통해 달성합니다. | 2D 핵 생성 억제, 결함 감소, 원자 평탄도 보장 |
성장하는 동안 아다톰은 스텝 가장자리에 우선적으로 통합되고 스텝은 테라스를 가로질러 전파되어 매끄럽고 결함이 적은 에피택셜 층을 형성합니다.
3.3 냉각 및 언로딩
성장 후 웨이퍼는 열 스트레스와 웨이퍼 균열을 방지하기 위해 H₂ 또는 불활성 가스로 냉각됩니다. 안전한 온도에 도달한 후에야 웨이퍼가 원자로에서 제거됩니다.
4. 결함 유형 및 과제
SiC 에피택시는 결함 관리에서 몇 가지 중요한 과제에 직면해 있습니다:
| 결함 유형 | 원인 | 장치에 미치는 영향 |
|---|---|---|
| 삼각형 결함 | 기판 입자, 스크래치, 3C-SiC 내포물 | 수율 및 안정성 향상 |
| 당근 결함 | 탄소 내포물 또는 기판 결함 | 표면 거칠기, 국부적 결함 |
| 폴리타입 포함 | 3C-SiC 입자 | 단결정 무결성 방해 |
| 기판 상속 결함 | 기저면 탈구(BPD), 나사산 가장자리 탈구(TED) | BPD는 높은 필드에서 스태킹 결함으로 전환하여 온-저항을 증가시킬 수 있습니다. |
최적화된 스텝 플로우 성장과 세심한 기판 준비로 BPD 전파를 부분적으로 차단하고 그 영향을 줄일 수 있습니다.
5. 업계 동향
- 더 큰 웨이퍼 크기: 단결정 활용도 향상을 위해 100mm에서 150mm 및 200mm 웨이퍼로 전환.
- 결함 밀도 감소: 온도, 압력, Si/C 비율, 전구체 선택을 최적화하여 BPD 및 삼각 결함을 최소화합니다.
- 향상된 도핑 관리: 특히 균일성과 효율성을 달성하기 위한 P형 도핑에 적합합니다.
- 높은 성장률: SiHCl₃(TCS)와 같은 고급 전구체를 사용하여 품질을 유지하면서 30µm/h 이상의 성장을 탐색합니다.
- 현장 모니터링: 레이저 간섭 측정, 광학 열화상 측정, 타원 측정으로 성장을 실시간으로 모니터링합니다.
- 다층 구조: MOSFET 및 IGBT와 같은 복잡한 디바이스를 위한 N+/N-/P-웰/N+ 층의 정밀한 에피택시.
6. 결론
4H-SiC 실리콘 표면 비축 기판에서의 SiC 에피택셜 성장은 고성능 전력 소자의 토대를 형성합니다. 기판 배향, 축외 설계, 스텝 플로우 성장, CVD 파라미터의 정밀한 제어는 결함이 적고 균일한 고품질의 에피택셜 레이어를 달성하는 데 필수적입니다. 웨이퍼 크기, 성장률, 결함 제어 및 현장 모니터링의 지속적인 발전으로 SiC 디바이스는 더 높은 성능, 더 낮은 비용, 더 광범위한 에너지 효율적인 전자 제품 애플리케이션을 향해 계속 발전할 것입니다.