Weltweit führender Anbieter von Halbleitermaterial

Siliziumkarbid (SiC) hat sich aufgrund seiner großen Bandlücke, seiner hohen Wärmeleitfähigkeit, seines hohen Durchbruchsfeldes und seiner hohen Elektronendriftgeschwindigkeit zu einem wichtigen Material für leistungsstarke Leistungshalbleiterbauelemente entwickelt. Diese Eigenschaften machen SiC-Leistungsbauelemente ideal für Elektrofahrzeuge, Energiespeichersysteme und Wechselrichter für erneuerbare Energien, da sie im Vergleich zu herkömmlichen Siliziumbauelementen geringere Leitungsverluste und einen höheren Wirkungsgrad aufweisen. Dieser Artikel bietet einen detaillierten technischen Überblick über die Herstellung von SiC-Leistungsbauelementen, wobei der Schwerpunkt auf Substraten, Epitaxiewachstum, Dotierungskontrolle, Defektmanagement und aktuellen Trends in der Branche liegt.

1. Kernmaterial: 4H-SiC-Einkristall-Substrat

4H-SiC ist der am häufigsten verwendete Polymertyp bei der Herstellung von Leistungsgeräten. Das “4H” steht für eine Stapelfolge entlang der c-Achse, bei der vier Si-C-Doppelschichten eine hexagonale Einheitszelle bilden (ABCB-Stapelung). Zu den wichtigsten Materialvorteilen gehören:

EigentumWertBedeutung
Bandlücke~3,3 eVBetrieb bei hohen Temperaturen
Kritisches Pannenfeld2-3 MV/cmHochspannungstoleranz
Wärmeleitfähigkeit~4,9 W/cm-KEffiziente Wärmeableitung
Elektronen-Drift-Geschwindigkeit~2×10⁷ cm/sGeeignet für Hochfrequenzbetrieb

Diese Eigenschaften machen 4H-SiC ideal für die Herstellung von Hochspannungs-, Hochstrom-, Hochtemperatur- und Hochfrequenzgeräten.

2. Substratausrichtung und außermittiges Design

Die Kristallebenen von SiC {0001} können wie folgt klassifiziert werden:

Kommerzielle Leistungsgeräte verwenden fast ausschließlich achsversetzte Si-Substrate, die in der Regel um 3,5°-4° in Richtung geneigt sind. Dadurch entstehen atomare Stufen, die das Step-Flow-Wachstum unterstützen, die zweidimensionale Keimbildung unterdrücken, Defekte reduzieren und atomar flache Epitaxieschichten ergeben.

3. SiC-Epitaxie-Wachstumsverfahren

Epitaxiales Wachstum ist die Abscheidung einer einkristallinen SiC-Schicht auf einem einkristallinen Substrat unter Beibehaltung der gleichen Kristallstruktur. Sie bildet die aktiven Bereiche von Bauelementen wie MOSFET-Driftschichten und P+-Schichten. Das Standardverfahren ist Chemische Gasphasenabscheidung (CVD).

3.1 Vorbereitung des Substrats

SchrittZweckTypische Parameter
Ätzen mit WasserstoffEntfernen von Kratzern, nativem Oxid, Verunreinigungen, Bildung atomarer Stufen1500-1650°C, mehrere Minuten
ReinigungEntfernen von Partikeln und MetallionenRCA sauber (SC1, SC2, DHF)

3.2 Parameter des Epitaxiewachstums

ParameterTypischer BereichAnmerkungen
Temperatur1500-1650°CHohe Temperaturen fördern die Zersetzung des Vorläufers und die Diffusion von Atomen an der Oberfläche
Druck100-300 mbarNiedriger Druck verbessert die Gleichmäßigkeit der Dicke und reduziert die Partikelbildung
Silizium-QuelleSiH₄ oder SiH₂Cl₂SiH₂Cl₂ bevorzugt zur Unterdrückung von 3C-SiC-Polytypen und dreieckigen Defekten
KohlenstoffquelleC₃H₈ (Propan) oder C₂H₄ (Ethylen)Propan am gebräuchlichsten; Ethylen wird für Wachstum bei niedrigen Temperaturen oder zur Verbesserung der Einheitlichkeit verwendet
Si/C-Verhältnis0.7-1.0Leicht C-reich, um Si-tröpfchen und polytype Einschlüsse zu vermeiden
Dotierung (N-Typ)N₂ oder NH₃NH₃ bietet höhere Effizienz und benötigt weniger Vorläufer
Dotierung (P-Typ)TMA oder TEAGeringe Effizienz, erfordert genaue Kontrolle, um die Bildung von Al-C-Komplexen zu verhindern
Wachstumsrate5-20 µm/hGleichgewicht zwischen Produktionseffizienz und Fehlerkontrolle
Step-Flow-WachstumErreicht durch ein achsenfernes Substrat und kontrollierte Temperatur, Druck und Si/C-VerhältnisUnterdrückt 2D-Keimbildung, reduziert Defekte, gewährleistet atomare Ebenheit

Während des Wachstums lagern sich die Adatome bevorzugt an den Stufenkanten ein, und die Stufen breiten sich über die Terrassen aus und bilden eine glatte, defektarme Epitaxieschicht.

3.3 Kühlung und Entladung

Nach dem Wachstum werden die Wafer unter H₂ oder Inertgas abgekühlt, um thermische Spannungen und Risse auf den Wafern zu vermeiden. Erst wenn die Wafer sichere Temperaturen erreicht haben, werden sie aus dem Reaktor entfernt.

4. Fehlertypen und Herausforderungen

Die SiC-Epitaxie steht vor mehreren kritischen Herausforderungen bei der Defektkontrolle:

Defekt TypUrsacheAuswirkungen auf das Gerät
Dreieckige DefekteSubstratpartikel, Kratzer, 3C-SiC-EinschlüsseReduziert den Ertrag und die Zuverlässigkeit
KarottenfehlerKohlenstoffeinschlüsse oder SubstratdefekteOberflächenrauhigkeit, lokale Defekte
Polytype-Einschluss3C-SiC-KörnerStört die Integrität von Einkristallen
Vererbte Mängel des SubstratsVersetzungen in der Basalebene (BPD), Fadenrandversetzungen (TED)BPD können sich bei hohen Feldern in Stapelfehler umwandeln und den Durchlasswiderstand erhöhen.

Ein optimiertes Step-Flow-Wachstum und eine sorgfältige Substratvorbereitung können die Ausbreitung von BPD teilweise blockieren und ihre Auswirkungen verringern.

5. Industrie-Trends

  1. Größere Wafergrößen: Übergang von 100-mm- zu 150- und 200-mm-Wafern zur Verbesserung der Einkristallnutzung.
  2. Geringere Defektdichte: Optimierung von Temperatur, Druck, Si/C-Verhältnis und Wahl des Ausgangsmaterials zur Minimierung von BPDs und Dreiecksdefekten.
  3. Verbesserte Dopingkontrolle: Speziell für die P-Typ-Dotierung, um Gleichmäßigkeit und Effizienz zu erreichen.
  4. Hohe Wachstumsrate: Erforschung des Wachstums von >30 µm/h bei gleichbleibender Qualität unter Verwendung fortschrittlicher Ausgangsstoffe wie SiHCl₃ (TCS).
  5. In-situ-Überwachung: Laserinterferometrie, optische Pyrometrie und Ellipsometrie zur Überwachung des Wachstums in Echtzeit.
  6. Mehrschichtige Strukturen: Präzise Epitaxie von N+/N-/P-well/N+-Schichten für komplexe Bauelemente wie MOSFETs und IGBTs.

6. Schlussfolgerung

Das epitaktische Wachstum von SiC auf achsversetzten 4H-SiC-Substraten bildet die Grundlage für leistungsstarke Leistungsbauelemente. Die Beherrschung der Substratausrichtung, des Off-Axis-Designs, des Step-Flow-Wachstums und der präzisen Kontrolle der CVD-Parameter ist unerlässlich, um fehlerarme, gleichmäßige und hochwertige Epitaxieschichten zu erzielen. Laufende Fortschritte bei der Wafergröße, der Wachstumsrate, der Defektkontrolle und der In-situ-Überwachung werden SiC-Bauelemente weiterhin zu höherer Leistung, niedrigeren Kosten und breiteren Anwendungen in energieeffizienter Elektronik führen.

Schreibe einen Kommentar

Deine E-Mail-Adresse wird nicht veröffentlicht. Erforderliche Felder sind mit * markiert